上海华力集成电路制造有限公司

本发明提供一种基于微电极阵列的抛光垫参数在线监测设备、系统及方法，设备包括：修整器，具有能够与抛光垫表面进行接触的工作面，安装于修整器工作面处的微电极阵列传感器模块，以及与微电极阵列传感器模块通信连接的主机；修整器配置为对抛光垫表面进行机械修复，微电极阵列传感器模块配置为响应主机发送的信号采集指令、并向抛光垫表面施加电激励信号以及采集对应的电化学响应信号，主机配置为向微电极阵列传感器模块发送信号采集指令并接收电化学响应信号、以及根据电化学响应信号获取用于表征抛光垫表面状态的至少一种电化学特征数据。本发明克服了数据验证滞后、无法全局监测以及缺乏对抛光垫活化度和孔隙率等参数的直接原位测量等问题。

本发明提供一种改善原子层沉积腔体工艺稳定性的方法及加热底座。该方法包括：提供包含多个独立控制的加热分盘的加热底座，加热分盘表面设有凸点；将基底传输至加热底座上方；分别调节加热分盘以改变凸点伸出加热底座表面的高度，使凸点与基底背面接触；在基底上进行薄膜沉积工艺。本发明通过采用可独立改变接触凸点高度的分块模块化加热底座，能够灵活精准地匹配实际热场分布，有效改善加热底座局部热传递效率不均匀的问题，从而显著提升薄膜沉积厚度的均匀性，并改善了原子层沉积腔体工艺的整体稳定性，同时减少了设备维护耗时。

本发明提供了一种显影喷淋装置及显影方法，其中显影喷淋装置包括喷淋基座、同心环形喷淋组件及独立电控阀组；同心环形喷淋组件固定于喷淋基座上，同心环形喷淋组件包括多个喷淋环且沿径向由内至外依次划分为内圈喷淋环、中圈喷淋环、外圈喷淋环；独立电控阀组分别与同心环形喷淋组件独立连接。本发明通过独立电控阀组动态调节内圈喷淋环、中圈喷淋环、外圈喷淋环的喷淋参数，可以提高晶圆不同区域线宽均匀性，解决线宽均匀性不足的问题。

本发明提供一种SRAM检测修复电路及方法、存储介质，SRAM检测修复电路包括SRAM存储阵列、含电压检测模块的SRAM控制电路、ECC生成和校验电路、MBIST控制电路及校验电路、错误地址存储及映射电路和用户数据临时存储电路。本发明实现SRAM的实时检测，提高可靠性：利用SRAM空闲时间，实时检测并记录错误地址，实现错误地址与冗余区域的映射；通过ECC方式即时检测并修复单比特错误；MBIST算法可以检测超过单比特的错误；冗余区域映射，可以修复多比特的错误，使冗余区域利用率最大化；减少SRAM使用时由于老化，外部环境带来的软错误等等问题；同时减少对外部测试机台的依赖。

本申请提供一种基于高k‑金属栅平台实现多晶硅栅和金属栅共存的方法，包括：步骤一，提供衬底，衬底分为低压器件区、中压器件区和高压器件区，在高压器件区形成第一凹槽；步骤二，在第一凹槽内形成第一栅氧层后，在中压器件区形成第二凹槽；步骤三，在第二凹槽内形成第二栅氧层后，依次在低压器件区形成第三栅氧层、在衬底上形成多晶硅栅极、在衬底上形成层间介质层，位于中压器件区和高压器件区的多晶硅栅极的顶部低于位于低压器件区的多晶硅栅极的顶部；步骤四，去除位于低压器件区的多晶硅栅极；步骤五，在低压器件区形成金属栅极。不仅不用额外增加光罩，还可以使HV和MV器件在高耐压的同时保持较低的功耗和高效的开关性能。

本发明提供一种半导体器件的制备方法，首先，衬底中形成有低压区域、中压区域、高压区域以及位于各区域间的多个隔离结构；其次，依次形成高阻材料层和硬掩模层；接着，去除中压区域和高压区域上方的高阻材料层，保留位于低压区域上方的高阻材料层和位于高阻结构定义区上方的高阻材料层；然后，形成中压栅氧化层；最后，去除低压区域上方的高阻材料层，高阻结构定义区上方的高阻材料层构成高阻结构。本发明提供的半导体器件及其制备方法，优化了HKMG高压工艺中的高阻结构的工艺，减少了单独的高阻结构光罩和相关的工艺步骤，简化了工艺流程，降低了生产成本。

本发明公开了一种离子注入方法，包括：在半导体衬底上形成光刻胶图形以定义出离子注入区的形成区域，离子注入区所需注入剂量为第一注入剂量。进行第一次离子注入，第一次离子注入的温度低于常温，注入剂量为第二注入剂量，第二注入剂量为第一注入剂量的一部分，第一次离子注入的注入能量定义出离子注入区的底部界面。进行第二次离子注入，第二次离子注入的温度高于第一次离子注入的温度，注入剂量为第三注入剂量，第三注入剂量为第一注入剂量减去第二注入剂量；第二次离子注入的注入能量小于第一次离子注入的注入能量。本发明能改善离子注入区的杂质分布，同时还能减少或避免跳片并从而消除由跳片带来的缺陷或晶圆报废的问题。

本申请提供一种改善蚀刻均匀性的静电吸附盘，包括表层、中间层和基座，中间层具有两个独立温控区，即中心区和边缘区，其中，中心区为中央圆形区域，对应晶圆中心部分，边缘区为外围环形区域，对应晶圆外围边缘区域。使原本无法支持中心/边缘单独控制温度的静电吸附盘变更为可以支持中心/边缘单独控制温度，在腔体高时数时通过调整边缘温度来补偿聚焦环边缘变薄导致的晶圆面内蚀刻均匀性变差的问题。

本发明提供了一种硅通孔退火工艺测试结构及硅通孔退火工艺判定方法，其中硅通孔退火工艺测试结构包括；侦测组和基准组；侦测组包括硅通孔、侦测金属线以及连接金属线，其中侦测金属线位于硅通孔的上层，连接金属线位于硅通孔的下层；基准组包括基准金属线，其中基准金属线位于硅通孔的上层；侦测金属线的首端和基准金属线的首端分别与引线相连，侦测金属线的尾端和基准金属线的尾端相互连接，并共同连接至同一引线。本发明通过在侦测组与基准组施加相同电流，并对比二者之间的阻值差异来判断硅通孔的退火工艺是否合格，方法简单快速且可以降低产品的报废率。

本发明提供一种半导体结构中的通孔缺陷检测方法、系统及可读存储介质，包括：S1：获取去除缓冲层后的半导体结构，并根据半导体结构中沟槽上方的金属层厚度量测值和机台端的铜/复合层研磨速率，获取沟槽研磨时间；S2：利用铜化学机械研磨工艺对半导体结构的表面进行沟槽研磨，直至研磨时长达到沟槽研磨时间；S3：利用自动工艺检测系统检测半导体结构的沟槽研磨状态，并判断其是否满足预设缺陷检测条件：若是则对通孔进行缺陷检测；若否则根据预设调整系数对沟槽研磨时间进行调整，并使用调整后的沟槽研磨时间返回执行S2，以对半导体结构的表面继续进行沟槽研磨，预设调整系数小于1。本发明能够有效解决可检测通孔数量有限、检测效率低等问题。

本发明提供一种自适应测试量程的直流特性参数测试方法、机台及介质，包括：S1：获取测试量程并测试后获取量程匹配参数；S2：若量程匹配参数大于量程匹配度上限值，根据第一预设调整系数增大测试量程执行测试并获取量程匹配参数后执行S2；反之执行S3；S3：若量程匹配参数小于量程匹配度下限值、且测试量程大于最小测试量程，则根据第二预设调整系数减小测试量程执行测试并获取量程匹配参数后执行S3；反之执行S4；S4：若量程匹配参数小于或等于量程匹配度上限值、且测试量程大于最小测试量程，则根据第三预设调整系数减小测试量程后执行测试并获取量程匹配参数后执行S4；反之则根据第三预设调整系数增大测试量程后执行测试得到量测值，测试结束。

本发明提供了一种针对SRAM边界失效模型的监控方法和系统，方法包括：获取SRAM芯片的物理版图，基于所述物理版图，划分出SRAM存储阵列的最小分析单元；根据分析需求将SRAM芯片分割为多个物理模块，并以最小分析单元为计量单位，计算各个物理模块的边界坐标；获取SRAM芯片的失效测试数据，统计各边界位置处的失效情况；根据SRAM芯片分割成的多个物理模块的大小生成对应画布，将失效的最小分析单元展示在画布中。本发明具有数据可量化、定位可视化、反馈及时化的突出优势，适用于各类SRAM产品的失效监控与工艺健康度监测。

本发明提供一种下电防电流倒灌的输入输出电路及集成电路。通过设置压差维持模块，可以保证电源接入端的电压和芯片接入端的电压的压差小于PMOS管的阈值电压时，第二PMOS管的导通电压大于阈值电压，第二PMOS管导通，输出给第四PMOS管的栅极电压等于电源接入端的电压，使得第四PMOS管关断，保证芯片没有异常漏电的情况，避免触发闩锁效应。如此，本发明使得在芯片的正常工作电压中均不会触发异常漏电状态，在保证防倒灌功能的同时，保证了正常输入输出功能。

本发明提供了一种利用固化工艺的双重曝光方法，涉及半导体制造技术领域。本方法包括提供衬底；在所述衬底上形成第一光刻图案；在所述第一光刻图案上覆盖固化剂；使用阶梯升温的方式加热所述第一光刻图案及所述固化剂，形成含有硫醚键的复合膜，用于保护所述第一光刻图案；去除多余的所述固化剂；在所述衬底上形成第二光刻图案，以所述第一光刻图案和所述第二光刻图案为掩膜对所述衬底进行刻蚀或离子注入。通过引入固化冻结工艺，在第一次光刻后即对图案进行化学交联和表面保护，大幅减少了工艺步骤和硬掩模需求。

本发明提供一种1.5T OTP存储器及其制备方法，在不增加工艺步骤的前提下，仅需改变栅极结构掩膜版的形貌，即可将编程栅转移至STI结构上，且可使得单个编程栅的两侧分别编程，从而实现更高密度的1.5T编程，提高OTP的集成度，实现小型化高密度集成；另外，OTP的反熔丝结构利用了单侧的有源区与编程栅之间的电场，可提升编程效率与稳定性；再者，可使得反熔丝的物理位置集中分布于有源凹陷区，从而可使反熔丝击穿的区域更加收敛可控。

本发明提供一种半导体器件和半导体器件的制造方法，包括：衬底，所述衬底内形成有阱区；栅氧层，形成于所述阱区上，覆盖部分所述阱区；栅极结构，形成于所述栅氧层上，覆盖所述栅氧层；源漏区，形成于所述栅氧层两侧的所述阱区内；保护二极管，形成于所述阱区一侧的所述衬底内，包括阈值电压调整区，所述阈值电压调整区与所述栅极结构电性连接。本发明提供的技术方案将保护二极管的高浓度源漏注入区替换为低浓度的阈值电压调整区，通过降低掺杂浓度增加耗尽区宽度以提高保护二极管的结击穿电压，从而避免在栅氧反型测试中保护二极管先于栅氧层被击穿导致测试失效。

本发明提供一种含阻变存储器的半导体结构及其制备方法，将阻变存储器的制备集成于前段工艺，且只需要增加1层光罩以进行阻变存储器的下电极的制备，且在前段工艺制备高阻层的同时制备阻变存储器的上电极，从而可大幅降低阻变存储器的制作成本，且可进一步的降低器件的厚度，缩小器件尺寸。

本发明提供一种半导体器件及其制造方法。本发明的半导体器件包括：半导体衬底、金属栅、接触插塞和设置在它们上方的第二介电层。关键在于，金属栅的顶部设有一凹槽，凹槽内填充有第二导电材料；栅极过孔贯穿第二介电层并与该第二导电材料电性连接。其制备方法包括：对金属栅上表面刻蚀回退形成凹槽；在凹槽内回填第二导电材料；形成覆盖器件的第二介电层及接触插塞；然后通过一次图形化刻蚀同时形成暴露第二导电材料的栅极过孔开口和暴露接触插塞的第一通孔开口；最后通过选择性沉积工艺填充该开口。本发明利用凹槽内的第二导电材料作为原位晶种，实现了栅极过孔无缺陷的自下而上填充，并形成了低电阻的同质金属接触，显著降低了接触电阻，提升了器件性能和良率。