北京超弦存储器研究院

本申请涉及一种版图生成方法及装置、计算机设备、计算机可读存储介质和计算机程序产品。版图生成方法，包括：获取光栅化图像的灰度值矩阵；通过在预设阈值下的补偿函数对灰度值矩阵进行补偿，获取灰度补偿矩阵；在预设阈值下，对灰度补偿矩阵进行阈值法求轮廓处理，获取逆向光栅化图形的轮廓点坐标；基于轮廓点坐标，生成逆向光栅化版图，逆向光栅化版图包括至少一个逆向光栅化图形。本申请可以有效缩短逆向光栅化的进程。

本申请涉及一种掩模版图对称性的评价方法、装置、计算机设备、计算机可读存储介质和计算机程序产品。方法包括：获取修正版图，修正版图由对初始版图进行修正得到，初始版图包括目标图形，目标图形具有对称性，修正版图包括主图形以及亚分辨率辅助图形；由目标图形的中心出发，基于修正版图，构建对称参考区域，对称参考区域中框选有主图形与亚分辨率辅助图形；将修正版图中的被对称参考区域框选的图形，进行对称性地翻转或旋转，以形成检测版图；对比检测版图与修正版图，以确定修正版图的对称性。本申请可以准确有效评价修正后的掩模版图的对称性。

本申请提供了一种存储器件及其制造方法、电子设备。该存储器件的制造方法包括：制作第一叠层结构；包括沿第一方向交替分布的第一半导体层和第一介质层，第一半导体层包括沿第二方向依次连接的第一部分、第二部分和第三部分，第一部分沿第三方向延伸，多个第二部分和多个第三部分各自沿第三方向分布且一一对应；基于第二部分制作晶体管；将第一部分替换为位线；沿第三方向将第三部分两侧的部分去除，得到接触部及第一通道；制作随形覆盖第一通道的第一电极；沿第一方向将第一电极和接触部两侧的第一介质层去除，得到第二通道；依次制作随形覆盖位于接触部两侧的第一电极的电容介质层和第二电极，得到电容器。本申请实现了简化制备工艺和降低成本。

本申请提供了一种存储器件及其制造方法、电子设备。该存储器件的制造方法包括：制作第一叠层结构；包括沿第一方向交替分布的多层第一半导体层和多层第一介质层，第一半导体层包括沿第二方向依次连接的第一部分、第二部分和第三部分，第一部分沿第三方向延伸，多个第二部分和多个第三部分各自沿第三方向分布且一一对应；基于第二部分制作晶体管；将第一部分替换为位线；将第三部分外围的介质层去除；制作依次绕设在第三部分外围呈筒状的第一电极、第一电容介质层和第二电极；将第三部分替换为依次随形覆盖第一电极内周壁的第二电容介质层和第三电极，得到电容器。本申请实现了通过有效利用电容器之间间隔来增大电容。

一种半导体器件，包括：多层沿垂直于衬底方向堆叠的存储单元阵列，存储单元阵列包括至少一列沿第二方向分布的多个存储单元；多条位线，贯穿不同层的存储单元沿着垂直衬底方向延伸；不同层相同位置的存储单元连接到同一条位线；多条沿第二方向延伸的字线，分布于不同层，和位线沿第一方向分布；存储单元包括晶体管和第一电容电极，晶体管包括环绕字线的半导体层，第一电容电极设置在半导体层背离位线一侧；同列的多个晶体管的多个半导体层环绕同一条字线，且沿第二方向间隔分布；半导体层通过第一连接层与位线连接，通过第二连接层连接第一电容电极。本公开实施例提供的方案，可以增大水平字线的三维存储架构的晶体管的开态电流。

一种半导体器件及其制造方法、电子设备，所述半导体器件包括：沿第一方向堆叠设置并键合在一起的第一半导体结构和第二半导体结构；第一半导体结构具有由第一金属材料形成的第一金属部件，第二半导体结构具有由第二金属材料形成的第二金属部件；第一金属部件与第二金属部件之间具有键合部件，第一金属部件与第二金属部件通过键合部件键合在一起；键合部件的至少部分区域与第一金属部件和第二金属部件中的至少一个为一体式结构；第一金属部件和第二金属部件在垂直于第一方向的第一平面上的正投影均落入键合部件在第一平面上的正投影的范围内。本申请实施例的半导体器件的两个半导体结构之间的键合强度大，半导体结构脱落的风险小。

本公开实施例提供了一种神经形态计算单元及其制备方法、储备池计算系统，该神经形态计算单元包括：第一衬底；形成于第一衬底上的多个纳米线和多个电极；多个纳米线组成纳米神经网络层，多个电极分布在纳米神经网络层内；其中，纳米线具有电驱动固态非晶化的特性；多个电极包括输入电极、接地电极和至少一个输出电极；其中，输入电极用于接收输入电压，输出电极用于输出目标电压，目标电压作为实现目标任务的特征信息。本公开实施例提供的神经形态计算单元具有低功耗、可大规模集成等特点。

本申请涉及一种忆容器结构及其读写控制方法、制造方法、电子设备。该忆容器结构包括一个或多个忆容器。忆容器包括编程电极、读取电极、第一介质层、半导体层、第二介质层和存储层。其中，编程电极沿平行衬底的第一方向延伸，具有通孔。读取电极位于所述通孔内，沿垂直衬底的第二方向延伸。第一介质层位于所述通孔内并环绕覆盖读取电极的外侧壁。半导体层位于所述通孔内并环绕覆盖第一介质层背离读取电极的外侧壁。第二介质层位于所述通孔内并环绕覆盖半导体层背离第一介质层的外侧壁。存储层位于所述通孔内并连接第二介质层和编程电极，用于捕获电荷以存储数据。本申请能够在提升存储密度的同时简化制备工艺。

一种半导体器件，包括：多层沿垂直于衬底方向堆叠的存储单元阵列，存储单元阵列包括至少一列存储单元；多条垂直延伸的位线；多条字线，分布于不同层，字线和位线沿第一方向分布，字线沿第二方向延伸；多个屏蔽电极，分布于不同层，屏蔽电极沿所述第二方向延伸，屏蔽电极设置在沿垂直于衬底方向相邻的两列存储单元之间，屏蔽电极在所述衬底的正投影与沿垂直于衬底方向相邻的所述字线在所述衬底的正投影存在交叠；存储单元包括晶体管，同列的多个晶体管的多个半导体层环绕同一条所述字线。本实施例提供的方案，通过在平行字线且半导体层环绕字线的存储阵列中设置屏蔽电极，可以降低字线之间的干扰。

本公开实施例提供一种半导体器件及其制备方法、电子设备。半导体器件包括：多个存储单元，分布于不同层、沿第一方向堆叠分布；所述存储单元包括晶体管，所述晶体管包括半导体层；所述半导体层沿第二方向构成第一环形，所述半导体层沿第三方向构成第二环形；所述第二方向和所述第三方向相交且均与所述第一方向垂直；字线，沿所述第三方向延伸，所述字线环绕所述半导体层的所述第二环形。

本公开实施例公开了一种半导体结构及其制造方法、电子设备。该方法包括：在衬底上交替堆叠第一绝缘层和第二绝缘层形成堆叠层；形成贯穿堆叠层的第一孔、第二孔和第一沟槽；基于第二孔横向刻蚀第一绝缘层，形成沿第一方向间隔排布的多个第一凹槽；在第一凹槽的内壁依次形成阻挡层和牺牲层；基于第二孔和第一凹槽，形成覆盖第二孔及第一凹槽内壁的初始半导体层，以及覆盖初始半导体层并填充第二孔及第一凹槽的栅极结构；基于第一孔及第一沟槽，去除牺牲层，并保留位于第一凹槽内的阻挡层，暴露出初始半导体层朝向第一孔和第一沟槽的侧壁；去除暴露的初始半导体层的侧壁，以形成半导体层。

一种半导体器件及其制造方法、电子设备，半导体器件包括：多个存储单元，分布于不同层沿着垂直衬底方向堆叠；位线，贯穿不同层的存储单元沿着垂直衬底方向延伸；多条字线，分布于不同层，字线和位线沿平行于衬底的第一方向分布，字线沿着平行于衬底的第二方向延伸；存储单元包括晶体管，晶体管包括沿第一方向延伸的半导体层，多个存储单元的多个半导体层与位线连接；字线环绕半导体层背离衬底一侧、朝向衬底一侧其中之一，以及，半导体层沿所述第二方向相对设置的两侧。本实施例提供的方案，字线分布在半导体层沿垂直于衬底方向相对设置的两侧其中之一，可以减少器件垂直方向尺寸，降低工艺难度。

一种半导体器件及其制造方法、电子设备，半导体器件包括：至少一个存储单元，存储单元包括垂直堆叠的第一晶体管和第二晶体管，第一晶体管的第一半导体层形成开口方向背离衬底的第一筒状结构，第一栅电极填充第一筒状结构且延伸至第一筒状结构外；第二半导体层形成垂直延伸且两端开口的第二筒状结构，第二栅电极填充第二筒状结构，第二半导体层和第二栅电极朝向衬底一侧设置有封闭第二筒状结构朝向衬底一侧的开口的第二隔离层，第三电极包裹第二隔离层且环绕第二半导体层且与第一栅电极背离衬底一侧连接。本公开实施例提供的方案，便于一次性制造第一晶体管和第二晶体管的半导体层和栅电极，减少工艺步骤，降低成本。

本申请提供了一种半导体器件及其制造方法、电子设备。该半导体器件的制造方法包括：在衬底上方依次形成多个同层的电容、多个同层的第一源漏极、多个同层的第一信号线以及多个同层的第二信号线；第一源漏极对应连接于电容上方；多个第一信号线各自沿第一方向延伸；多个第二信号线各自沿第二方向延伸；形成多个第二通孔；基于第二通孔，横向刻蚀第一信号线，形成第一凹槽；在第一凹槽内形成第一栅绝缘结构；在多个第二通孔内形成依次覆盖并填充第二通孔的半导体结构、第二栅绝缘结构和第二栅极，形成多个晶体管；形成第三信号线，连接多个晶体管的第二栅极。本申请实施例可有效提高半导体器件的性能。

本申请提供了一种半导体器件及其制造方法、电子设备。该半导体器件的制造方法包括：在衬底上形成层叠且间隔的第一叠置结构和第二初始叠置结构；在第一沟道结构沿第一方向的两端分别形成第一源漏极、第二源漏极；形成连接在各第一源漏极外侧的第一接触结构和连接在各第二源漏极外侧的第二接触结构；横向刻蚀第二初始牺牲结构，得到第二牺牲结构；在第二沟道结构沿第一方向的两端分别形成第三源漏极、第四源漏极；形成连接在各第三源漏极外侧的第三接触结构和连接在各第四源漏极外侧的第四接触结构；在第一接触结构上形成第一金属结构，并在第二接触结构上形成第二金属结构。本申请实施例可有效提高半导体器件的性能。

本申请提供了一种半导体器件及其制造方法、电子设备。该半导体器件的制造方法包括：在衬底上依次形成第一信号线、覆盖第一信号线的第一绝缘层、以及第一占位结构；形成贯穿第一占位结构和第一绝缘层的第二通孔；在第二通孔内填充第二占位结构，并将第一占位结构替换成第二信号线，将第二占位结构替换成依次覆盖第二通孔内壁和第一信号线的半导体结构、栅绝缘结构和栅极，形成晶体管；或，在第二通孔内形成半导体结构、栅绝缘结构和栅极，半导体结构的顶端低于栅绝缘结构的顶端和第一占位结构的顶端，形成第一凹槽；在第一凹槽内填充第一介质结构，并将第一占位结构替换成第二信号线，形成晶体管。本申请实施例可有效提高半导体器件的性能。

一种半导体结构及其制造方法、电子设备，半导体结构包括：设置在衬底上垂直堆叠的分布于多层的多条信号线和设置在多条信号线同侧的多个连接电极；信号线沿平行于衬底方向延伸；连接电极包括沿平行于衬底方向延伸的水平导电部和与水平导电部连接的沿垂直于衬底方向延伸的竖直导电部，水平导电部设置在竖直导电部朝向信号线一侧；多个连接电极的多个水平导电部分布于不同层，且水平导电部连接同层的一条信号线；连接电极的水平导电部与所连接的信号线连接形成一体式结构，同一连接电极的竖直导电部与水平导电部非一体式结构。本公开实施例提供的方案，水平导电部设置在竖直导电部的一侧，可以减少水平导电部的尺寸，减少半导体结构的尺寸。