华虹半导体（无锡）有限公司

本发明公开了一种监测EPI CMP机械应力的方法，包括以下步骤：提供具有深沟槽结构的N型衬底晶圆；在所述深沟槽内填充设定掺杂浓度的P型外延层；对填充P型外延层后的晶圆进行EPI CMP平坦化处理；对EPI CMP处理后的晶圆进行高温热处理；在高温热处理后的晶圆表面生长牺牲氧化层，并去除所述牺牲氧化层；对处理后的晶圆进行缺陷扫描，实现EPI CMP机械应力导致的晶圆晶格损伤监测。本发明利用高温热处理使EPI CMP机械应力产生的微小晶格损伤劣化放大，再通过牺牲氧化层生长与去除工艺，将劣化后的缺陷进一步扩大为可稳定检出的晶体原生凹坑缺陷，最终通过常规缺陷扫描实现精准监测。

本申请涉及半导体制造技术领域，特别涉及一种优化Nord Flash字线氧化层均匀性的方法。针对现有工艺中通过沉积厚氧化层再经平坦化与湿法刻蚀减薄形成字线氧化层，导致厚度均匀性差、易产生字线点蚀或接触电阻偏大的问题，本发明在形成字线凹槽后，直接沉积目标厚度的第一氧化层作为字线氧化层，并依次形成牺牲保护层和第二氧化层；经平坦化显露保护层后，利用保护层与氧化层的高刻蚀选择比进行第一刻蚀，使凹槽底部的字线氧化层免受侵蚀；最后在后续存储单元制造流程中去除该保护层。本发明将字线氧化层厚度仅由单次沉积工艺决定，显著提升了片内、片间及晶圆间的厚度均匀性，且保护层可随原有工艺步骤原位移除，无需额外掩模或刻蚀工序，与现有工艺高度兼容。

本发明公开了一种 ETOX Nor 闪存的双重侧墙制备方法，包括：1）进行外围区栅极刻蚀，形成外围区图案，此时存储单元区控制栅/浮栅尚未成图；2）依次进行高温氧化硅、氮化硅沉积，形成外围区侧墙预制结构；3）刻蚀上述薄膜，去除顶部和衬底上的膜层，仅在侧壁保留预设厚度的外围区侧墙；4）在存储单元区完成控制栅/浮栅图案化；5）在两区栅极结构上依次沉积高温氧化硅、氮化硅、氧化硅，形成双重侧墙预制结构；6）整体刻蚀三层薄膜，去除顶部和衬底上的膜层，仅侧壁保留侧墙，最终形成存储单元区和外围区两种不同厚度的侧墙，即双重侧墙。本发明通过调整工艺顺序使单元区侧墙适配小节点尺寸需求，外围区侧墙保持设计厚度，实现两区侧墙厚度独立调控。

本发明提供一种基于NORD闪存工艺的PIP电容结构及其制造方法。所述结构包括：衬底及隔离结构；第一导电结构，位于隔离结构之上并界定出沟槽区域；绝缘介质组件，位于沟槽侧壁；第二导电结构，填充于沟槽内。所述制造方法包括：在衬底中形成隔离结构；在隔离结构上形成叠层；图案化叠层以形成沟槽；在沟槽侧壁形成绝缘介质组件；在沟槽内填充第二导电材料。本发明利用NORD工艺自对准特性，无需额外光罩，降低了制造成本，并利用隔离结构有效降低了对衬底的寄生电容，具有高密度和高可靠性。

本发明公开了一种晶圆扩Pt工艺方法，包括：步骤一、提供晶圆，在晶圆的周边边缘处，半导体衬底表面裸露且具有倾斜形貌。步骤二、形成一保护层覆盖在晶圆周边裸露的半导体衬底的表面上，且保护层沿具有倾斜形貌的半导体衬底表面向下延伸的最低位置低于后续进行的扩Pt工艺的Pt扩散深度。步骤三、在晶圆的表面沉积一层Pt层，在晶圆的周边边缘处，保护层使Pt层和半导体衬底表面不相接触。步骤四、进行退火将Pt层中的Pt扩散进行半导体衬底中并形成Pt扩散区，在晶圆的周边边缘处，保护层阻止Pt扩散到半导体衬底中。步骤五、去除Pt层。本发明能防止在晶圆的周边边缘处的半导体衬底表面产生Pt残留，从而能防止Pt残留对后续工艺中的金属刻蚀工艺的不利影响。

本发明公开了一种栅氧质量优化方法，包括：提供半导体衬底并在半导体衬底的表面形成含硅消耗层，半导体衬底中含有硅元素和不能被完全氧化的元素，含硅消耗层所含元素都能被完全氧化；进行热氧化形成栅氧化层，热氧化将含硅消耗层完全氧化以及对半导体衬底表面不氧化或部分氧化，通过对含硅消耗层的热氧化来消除直接对半导体衬底进行热氧化时在半导体衬底和栅氧化层的界面处形成的由半导体衬底中不被完全氧化的元素形成的界面缺陷；在NO气氛下对栅氧化层进行退火，通过退火将N扩散到半导体衬底和栅氧化层的界面以部分分解界面缺陷。本发明能降低界面缺陷，从而能优化栅氧质量。

本发明公开了一种平面栅SJ MOS ESD结构制备方法，包括以下步骤：1）沉积步骤：在衬底上沉积第一指定厚度的氧化层和第二指定厚度的ESD多晶硅层；2）干法刻蚀步骤：采用多晶硅刻蚀机台进行干法刻蚀，去除非ESD区域的ESD多晶硅层，使拐角处保留较厚氧化层；3）湿法刻蚀步骤：采用湿法刻蚀，将ESD氧化层全部去除；4）阻挡层沉积步骤：采用化学气相沉积工艺沉积第三指定厚度的氧化层，作为后续离子注入的阻挡层。本发明采用干法刻蚀与湿法刻蚀组合的双刻蚀工艺，干法刻蚀精准去除非 ESD 区域 ESD Upoly 并保留拐角厚氧化层，减少湿法刻蚀侧掏；湿法刻蚀彻底去除 ESD OX，消除 ESD Upoly 残留基础；最后沉积薄氧化层作为阻挡层，兼顾工艺稳定性与器件性能。

本发明公开了一种三端口双向SCR结构的ESD保护器件，在衬底中的一整体隔离区中，包含从左至右的A、B、C三个相邻的子隔离区；所述的A隔离区中形成端口1，C隔离区中形成端口2，位于中间的B隔离区中形成端口3；所述的端口1至端口3，以及端口2至端口3，均构成双向SCR；端口3接地，作为端口1和2共享的泄放路径，形成两组双向SCR通路。本发明结构可以多路I/O共享一路泄放路径，且I/O路数越多结构集成效率越高，芯片面积节约越明显，适合高密度多I/O端口的芯片；具备双向防护能力，解决负压总线I/O对GND漏电问题，可灵活调节击穿电压，不同结构适配不同电压应用场景需求；ESD电流泄放能力强，钳位效果优异。

本发明公开了一种低压PNP结构的ESD器件，在一半导体衬底中包含有N阱，在所述的N阱中衬底表面处具有多个STI隔离结构，在多个所述的STI隔离结构之间所形成的隔离区域的衬底中具有多个重掺杂P型区；在最外围靠近N阱边缘的STI隔离结构之间为重掺杂N型区；所述的最外围的重掺杂N型区与距其最近的重掺杂P型区短接引出形成高电位端口，位于N阱中心区域的多个重掺杂P型区，以交替间隔的方式分别接高电位端口和低电位端口；所述的N阱中的多个重掺杂P型区，所有接低电位端口的重掺杂P型区下方还具有N型掺杂区；所述的ESD器件的击穿电压可通过所述N型掺杂区的掺杂浓度进行调整。

本申请公开了一种CMOS图像传感器，包括：基底，所述基底具有相对的正面与背面；光电二极管，所述光电二极管自所述基底的背面延伸至所述基底内；浮动扩散区，所述浮动扩散区自所述基底的正面延伸至所述基底内；环形垂直转移栅，自所述基底的正面延伸至所述基底内，所述环形垂直转移栅在平行于所述基底正面的平面内呈闭合环状，且至少部分环绕连接所述光电二极管和所述浮动扩散区的电荷转移沟道；所述电荷转移沟道位于所述环形垂直转移栅所围成的内侧区域中，可以解决相关技术小像素CMOS图像传感器中垂直转移栅存在的高电荷转移效率、低图像拖尾和高满阱容量难以兼顾的问题。

本发明涉及半导体制造技术领域，特别涉及一种改善多晶硅刻蚀负载效应的工艺集成方法。该方法包括：在待刻蚀层上形成定义出功能图形和位于图形稀疏区域的牺牲图形的第一掩膜图形，以减小图形密度差异；刻蚀待刻蚀层，同步形成功能元件和牺牲元件；形成覆盖功能元件并暴露牺牲元件的第二掩膜层；以第二掩膜层为掩膜，采用各向同性且对牺牲元件具有高选择比的刻蚀工艺，去除牺牲元件。本发明通过引入牺牲图形有效改善了刻蚀均匀性和元件形貌精度，同时利用保护掩膜与选择性各向同性刻蚀相结合的方式，实现了牺牲图形的无损、干净去除，工艺集成度高，与标准半导体工艺兼容，可显著提升器件的电学性能与可靠性。

本申请公开了一种静电吸盘解吸附方法，包括：通过静电吸盘施加第一电压，将形成有背封层的晶圆吸附固定；进行薄膜沉积，在晶圆正面形成金属薄膜；对静电吸盘执行阶梯式降压，将第一电压逐步降低至0V，在阶梯式降压过程中，采用导热气体对晶圆进行吹扫降温；执行解吸附操作，晶圆与静电吸盘分离。有利于在薄膜沉积后充分释放晶圆背封层与静电吸盘界面处的残留电荷，有效消除残余静电引力，从而避免解吸附操作中晶圆因静电引力而发生位置偏移。

本发明公开了一种超结功率器件晶圆边缘处理方法，应用于超结功率器件扩铂，包括：执行接触孔光刻工序，对晶圆边缘执行不洗边处理，保留晶圆边缘氧化层；通过所述边缘氧化层隔离铂元素与裸露硅基底；依次进行铂沉积、铂退火、铂去除、ILD层沉积、金属沉积及金属刻蚀。本发明能解决现有超级结器件扩铂工艺中，晶圆边缘接触孔光刻洗边导致边缘氧化层缺失，铂元素在裸露硅浅表层富集，引发后续金属刻蚀腔体污染、刻蚀速率下降、终点时间漂移、工艺超差及设备停机的技术问题。本发明能保障刻蚀速率稳定、终点时间平稳、工艺参数不超差及设备连续作业。

本发明提供一种NORD闪存器件制造方法，提供一半导体结构，其包括衬底、栅氧化层、第一沟槽、侧墙结构及由下到上层叠的浮栅层、栅间介质层、控制栅层与浮栅氮化硅层，其中，栅氧化层形成于所述衬底与所述浮栅层之间，第一沟槽形成于所述浮栅层的上方，栅间介质层、所述控制栅层及所述浮栅氮化硅层形成于第一沟槽的两侧，侧墙结构覆盖第一沟槽的侧壁；通过第一刻蚀工艺沿着第一沟槽刻蚀预设厚度的浮栅层以形成第二沟槽；于第二沟槽的底部及侧壁形成氧化层；通过第二刻蚀工艺沿着第二沟槽刻蚀剩余厚度的浮栅层以形成字线沟槽；于字线沟槽内填充字线多晶硅层以形成字线。该NORD闪存器件制造方法制得的NORD器件，隧穿效率高。

本发明公开了一种降低NORD Flash存储单元控制栅极与字线电阻的制造方法，包括：1）在存储单元与周边逻辑区旋涂底部抗反射层，利用抗反射层流动性填充存储单元间隔凹坑，使存储单顶端抗反射层表面平整；2）经N型重掺杂注入光刻与显影后，对抗反射层进行部分刻蚀，使存储单元顶端裸露，存储单元凹坑处保留抗反射层保护；3）采用干法刻蚀刻蚀存储单元顶端氧化物，利用偏移溅射刻蚀的阴影效应保护控制栅极尖角处氧化物；4）干法刻蚀去除剩余抗反射层，执行N型重掺杂注入注入工艺；5）控制栅极与字线顶端氧化物完全去除，形成完整硅化物。本发明能彻底去除控制栅极与字线顶端氧化物，形成完整Salicide，降低控制栅极与字线电阻，提升读写速度。

本申请公开了一种IGBT场终止层的形成方法，包括：提供一衬底，衬底的正面形成有IGBT器件的正面结构，对衬底进行预设制备工序，预设制备工序包括背面减薄工序；在减薄后的衬底背面进行第一次倾斜离子注入，离子注入的角度为θ，单次注入剂量为d；在离子注入完成后，将衬底沿第一方向旋转β角度；重复执行上述离子注入及旋转步骤N次，使衬底被旋转的总角度为360º，且注入总剂量满足D=(N+1)×d。本申请有利于改善场终止层的掺杂均匀性，避免IDSS失效问题。

本发明公开了一种沟槽栅半导体器件，包括：形成于第一导电类型掺杂的第一外延层中的第一沟槽，在第一沟槽中填充有第二导电类型掺杂的第二外延层。在第二外延层中形成有第二沟槽。在第二沟槽的内侧表面形成有栅氧化层，在第一沟槽的底部表面上的第二外延层被部分氧化且由保留第二外延层作为第二沟槽底部的保护层。在第二沟槽中填充有栅极导电材料层。本发明还公开了一种沟槽栅半导体器件的制造方法。本发明不需采用离子注入就能在沟槽栅底部形成和漂移区掺杂类型相反的保护层，能实现降低沟槽栅底部区域的电场的同时还能避免离子注入形成保护层时所带来的晶格缺陷。

本申请公开了一种SGT器件的制造方法，包括：提供一衬底，衬底的背面形成有背封层，形成SGT器件的正面结构；进行预清洗，背封层被去除；在衬底的背面形成第一保护膜；进行化学镀，在衬底的正面和侧壁形成镀层，在化学镀后，所述第一保护膜被去除；进行机械研磨，衬底的背面被减薄。本申请无需改变化学镀液配方或增加复杂的设备改造，即可解决SGT器件制造过程中的预清洗工序与化学镀工序相互制约的缺陷，有利于提升产品的良率并保障正常生产流片。

本发明公开了一种屏蔽栅半导体器件，包括：沟槽以及形成于沟槽中的源极导电材料层。沟槽形成于第一导电类型掺杂的第一外延层中，源极导电材料层和沟槽的侧面之间间隔有屏蔽介质层。源极导电材料层的顶部连接到由正面金属层组成的源极。在沟槽的底部的第一外延层中形成有第二导电类型掺杂的保护层，保护层将沟槽的底部表面包覆用以降低沟槽的底部表面处的电场强度。源极导电材料层的底部表面至少穿过沟槽的底部表面以和保护层接触，保护层通过源极导电材料层连接到源极。本发明还公开了一种屏蔽栅半导体器件的制造方法。本发明能在栅极结构的沟槽底部形成保护层以将沟槽底部的电场强度的同时还能在不增加芯片面积的条件下将保护层连接到固定电极。

本发明提供一种CMOS图像传感器高深宽比图形的定义方法及半导体结构。该方法包括：在衬底上依次形成碳基底层、抗反射层和光刻胶层；定义光刻胶图形并依次转移至抗反射层和碳基底层；利用碳基底层图形及剩余抗反射层作为阻挡层进行离子注入；最后移除碳基底层及剩余抗反射层。本公开通过三层膜结构，利用较薄光刻胶实现高分辨率成像，并利用具备高硬度的碳基底层替代光刻胶作为高能离子注入的阻挡层。该方法有效解决了传统光刻胶在高深宽比条件下分辨率不足及因毛细管力导致倒塌的问题，实现了高深宽比的图形定义，适用于制造高性能CIS器件中的深层光电二极管。